The OR1200 CPU is an implementation

The OR1200 CPU is an implementation of the 32-bit ORBIS32 instruction set architecture (ISA) and (optionally) ORFP32X ISA implementing IEEE-754 compliant single precision floating point support. The ISA has five instruction formats and supports two addressing modes: register indirect with displacement, and PC-relative. The implementation has a single-issue 5-stage pipeline and is capable of single cycle execution on most instructions. The CPU also contains a MAC unit in order to better support digital signal processing (DSP) applications.

Результаты (русский) 1:

OR1200 процессор представляет собой реализацию из ORBIS32 32-битный набор инструкций архитектуры (ISA) и (необязательно) ORFP32X ISA реализации совместимых одинарной точности IEEE-754 поддержки плавающей запятой. МСА имеет пять форматах инструкций и поддерживает два режима адресации: регистр косвенные с перемещением и PC-родственник. Осуществление имеет больших 5-этап конвейера и способен одного цикла исполнения на большинство инструкций. Процессор также содержит блок MAC для лучшей поддержки приложений цифровой обработки сигналов (DSP).

Результаты (русский) 2:

OR1200 процессора является реализация 32-битный набор команд ORBIS32 архитектуры (ISA) и (необязательно) ORFP32X ISA реализующего IEEE-754 совместимый с одинарной точностью поддержку с плавающей запятой. ISA-пять форматов команд и поддерживает два режима: адресации зарегистрироваться косвенным со смещением, и PC-родственника. Реализация имеет одного номера 5-ступенчатый конвейер и способен исполнения одного цикла на большинстве инструкций. Процессор также содержит блок MAC для того, чтобы лучше поддерживать цифровой обработки сигнала (DSP) приложений.

Результаты (русский) 3:

в or1200 процессор является осуществление 32 orbis32 набор команд архитектуры (ISA) и (по желанию) orfp32x ISA ieee-754 одинарной точности осуществления в соответствии с плавающей точкой опоры.ISA имеет пять инструкции форматов и поддерживает два решения режимах: регистр косвенные с перемещением, и PC родственника.осуществление еще одного вопроса 5-stage трубопровода и способен один цикл исполнения на большинстве инструкций.процессор также содержит мак подразделение для более эффективной поддержки цифровой обработки сигнала (сигналов) заявления.