ADCSRA – ADC Control and Status Reg

ADCSRA – ADC Control and Status Register A
• Bit 7 – ADEN: ADC Enable
Writing this bit to one enables the ADC. By writing it to zero, the ADC is turned off. Turning the
ADC off while a conversion is in progress, will terminate this conversion.
• Bit 6 – ADSC: ADC Start Conversion
In Single Conversion mode, write this bit to one to start each conversion. In Free Running mode,
write this bit to one to start the first conversion. The first conversion after ADSC has been written
after the ADC has been enabled, or if ADSC is written at the same time as the ADC is enabled,
will take 25 ADC clock cycles instead of the normal 13. This first conversion performs initializa-
tion of the ADC.
ADSC will read as one as long as a conversion is in progress. When the conversion is complete,
it returns to zero. Writing zero to this bit has no effect.
• Bit 5 – ADATE: ADC Auto Trigger Enable
When this bit is written to one, Auto Triggering of the ADC is enabled. The ADC will start a conversion on a positive edge of the selected trigger signal. The trigger source is selected by setting
the ADC Trigger Select bits, ADTS in ADCSRB.
• Bit 4 – ADIF: ADC Interrupt Flag
This bit is set when an ADC conversion completes and the data registers are updated. The ADC
Conversion Complete Interrupt is executed if the ADIE bit and the I-bit in SREG are set. ADIF is
cleared by hardware when executing the corresponding interrupt handling vector. Alternatively,
ADIF is cleared by writing a logical one to the flag. Beware that if doing a Read-Modify-Write on
ADCSRA, a pending interrupt can be disabled. This also applies if the SBI and CBI instructions
are used.
Table 14-3. Input Channel Selections
MUX[1:0] Single Ended Input
00 ADC0 (PB5)
01 ADC1 (PB2)
10 ADC2 (PB4)
11 ADC3 (PB3)
Bit 7 6 5 4 3 2 1 0
0x06 ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS1 ADPS0 ADCSRA
Read/Write R/W R/W R/W R/W R/W R/W R/W R/W
Initial Value 0 0 0 0 0 0 0 0
94
8126F–AVR–05/12
ATtiny13A
• Bit 3 – ADIE: ADC Interrupt Enable
When this bit is written to one and the I-bit in SREG is set, the ADC Conversion Complete Interrupt is activated.

Результаты (русский) 1:

ADCSRA – ADC управления и регистр состояния A• Бит 7 – Аден: включить АЦПНаписание этот бит один позволяет ADC. Написав его к нулю, ADC выключен. ТокарныеADC покинуть преобразование во время выполнения, прекратит это преобразование.• Бит 6-ADSC: ADC Запуск преобразованияВ режиме одного преобразования напишите этот бит одного до начала каждого преобразования. В режиме свободной работаетНапишите этот бит одного до начала первого преобразования. Первое преобразование после того, как был написан ADSCПосле включения ADC, или если ADSC записывается в то же время, как ADC включена,будет принимать 25 тактов ADC вместо обычных 13. Это первое преобразование выполняет выдают-Тион АЦП.ADSC будет читать как один до тех пор, как выполняется преобразование. Когда преобразование завершено,Он возвращает ноль. Написание нуля до этот бит не имеет эффекта.• Бит 5 – ADATE: ADC Auto включить триггерКогда этот бит записывается в один, включен автоматический запуск АЦП. ADC будет начать преобразование на острие позитивный сигнал выбранного триггера. Путем установки выбран источник триггерADC триггера выберите биты, ADTS в ADCSRB.• Бит 4 – ADIF: флаг прерывания АЦПЭтот бит устанавливается, когда завершается преобразования АЦП и регистров данных обновляются. АЦППреобразования, которое полное прерывание выполняется, если АРЭИ бит и я бит в SREG устанавливаются. ADIF —одобрены оборудования при выполнении соответствующей обработки вектора прерываний. В качестве альтернативы,ADIF очищается путем написания один логический флаг. Учтите, что если делать Read-Modify-Write наADCSRA, ожидающие прерывание может быть отключена. Это также применяется, если ВОО и ИКБ инструкциииспользуются.Таблица 14-3. Выбор входного каналаОдин закончился вход Мультиплексора [1:0]00 ADC0 (PB5)01 АЦП1 (PB2)10 ADC2 (PB4)11 ADC3 (PB3)Бит 7 6 5 4 3 2 1 00X06 АДЕН ADSC ADATE ADIF ЭЙДИ ADPS2 ADPS1 ADPS0 ADCSRAЧтения/записи R/W R/W R/W R/W R/W R/W R/W R/WНачальное значение 0 0 0 0 0 0 0 0948126F-AVR-05/12ATtiny13A• Бит 3 – АРЭИ: включить прерывания АЦПКогда этот бит записывается в один, и я-в SREG бите, ADC преобразования полного прерывания активируется.

Результаты (русский) 2:

ADCSRA - АЦП управления и состояния Регистр A
• Бит 7 - Аден: АЦП Включить
Запись этого бита в одном позволяет АЦП. При письме его к нулю, АЦП выключен. Включение
АЦП с в то время как преобразование в процессе, будет прекратить это преобразование.
• Бит 6 - ADSC: АЦП Начало преобразования
в режиме одиночного преобразования, написать этот бит в одном, чтобы начать каждый преобразование. В автономном режиме,
написать этот бит в одном, чтобы начать первую конверсию. Первое преобразование после ADSC было написано
после того, как АЦП была включена, или если ADSC написано в то же время, как АЦП включен,
будет 25 тактов АЦП вместо нормального 13 Первый преобразования выполняет инициализацию
ния АЦП.
ADSC будет читать как один так долго, как преобразование в процессе. Когда преобразование завершено,
она возвращает к нулю. Дать нулю этого бита не оказывает никакого влияния.
• Бит 5 - ADATE: АЦП Авто триггер Enable
Когда этот бит записывается в одном, Авто триггера АЦП включен. АЦП начнет преобразование на позитивной края выбранного сигнала запуска. Источник триггера выбирается установкой
АЦП триггера Выберите биты, ADTS в ADCSRB.
• Бит 4 - ADIF: Флаг прерывания АЦП
Этот бит устанавливается, когда завершается период преобразования АЦП и регистры данных будут обновлены. АЦП
преобразования Полное прерывания выполняется, если АРЭИ бит и I-бит в SREG установлены. ADIF будет
сбрасывается аппаратно при выполнении соответствующего вектора прерывания обработки. Кроме того,
ADIF очищается писать логическую единицу на флаг. Помните, что если делать чтение-модификация-запись на
ADCSRA, ожидающий прерывание может быть отключен. Это также применяется, если инструкции ВОО и CBI
используются.
Таблицу 14-3. Входной канал Выбор
MUX [1: 0] Односторонняя ввода
00 АЦП0 (PB5)
01 АЦП1 (РВ2)
10 АЦП2 (PB4)
11 ADC3 (PB3)
Бит 7 6 5 4 3 2 1 0
0x06 АДЕН ADSC ADATE ADIF АРЭИ ADPS2 ADPS1 ADPS0 ADCSRA
Read / Write R / WR / WR / WR / WR / WR / WR / WR / W
Начальное значение 0 0 0 0 0 0 0 0
94
8126F-AVR-05/12
ATtiny13A
• Бит 3 - АРЭИ: АЦП разрешения прерывания
Когда этот бит записывается в одном и том I-бит в регистре SREG установлено, АЦП прерывания по завершению преобразования активируется.

Результаты (русский) 3:

adcsra – ADC контроля и статус регистрации: • немного 7 - адене: ADC позволить
написания этой немного одной позволяет ADC.писать его на ноль, ацп выключен.превращение
ацп, пока находится в стадии преобразования, прекратит это преобразование.
• немного 6 - adsc: ADC начать преобразования
в единый режим преобразования, написать немного одному начать каждый преобразования.в режиме свободного,
пишу это немного одному начать первый преобразования.после первого обращения adsc было написано: после ADC стало возможным, или, если adsc написано, в то время как ацп включена,
займет 25 ADC часы циклов вместо обычных 13.это первый перевод выполняет initializa -
, два из ADC.
adsc гласит один пока преобразования продолжается.когда преобразование завершено,
он возвращается к нулю.писать нулевой, разговор не имеет силы.
• немного 5 - adate: ADC авто курок, чтобы
, когда это немного написано одно, авто начала ADC включён.ADC начнется переход на позитивной краю отдельных курок сигнал.курок источник выбирается путем установления
ацп курок выбрать дид, adts в adcsrb.
• - 4 – ADIF:ADC прерывать флаг
это немного устанавливается, когда преобразования данных регистров завершает ацп и обновляются.ADC
преобразования полностью прерывать выполняется в том случае, если арэи немного и i-bit в sreg устанавливаются.адиф -
расчищена оборудования при выполнении соответствующей обработки прерывания вектор.в качестве альтернативы
ADIF должен в письменной форме логической один флаг.