The OR1200 design uses a Harvard me

The OR1200 design uses a Harvard memory architecture and therefore has separate memory management units (MMUs) for data and instruction memories. These MMUs each consist of a hash-based 1-way direct-mapped translation lookaside buffer (TLB) with page size of 8 KB and a default size of 64 entries. The TLBs are individually scalable from 16 to 256 entries. There is also a one-way direct-mapped cache each for both the instruction memory and for the data memory. Each cache has a default size of 8 KB, but both are individually scalable between 1 and 64 KB. The MMU includes support for virtual memory.

Результаты (русский) 1:

OR1200 дизайн использует архитектуру памяти Гарварда и поэтому имеет единицы управления отдельный памяти (MMU) для данных и команд воспоминания. Эти MMU каждый состоят из буфера ассоциативной хэш основанный 1-способ сопоставлены прямой трансляции (TLB) с страницы размером 8 КБ и размер по умолчанию 64 записей. ТЛТ индивидуально масштабируемость от 16 до 256 записей. Существует также односторонней непосредственно размещенный кэш каждый для обоих инструкция памяти и памяти данных. Каждый кэш имеет по умолчанию размером 8 КБ, но оба являются индивидуально масштабируемые от 1 до 64 КБ. MMU реализована поддержка виртуальной памяти.

Результаты (русский) 2:

Дизайн OR1200 использует архитектуру памяти Гарвардский и, следовательно, имеет отдельные подразделения по управлению памятью (Блоки управления памятью) для передачи данных и команд воспоминаний. Эти чипы MMU каждый состоят из хэш на основе 1-полосная с прямым отображением буфер ассоциативной трансляции (TLB) с размером страницы 8 Кбайт и размером по умолчанию 64 записей. В буферы TLB индивидуально масштабируется от 16 до 256 записей. Существует также один способ прямого отображения Кэш друг как для памяти команд и памяти данных. Каждый кэш имеет размер 8К, но и индивидуально масштабируемой между 1 и 64 КБ. Блок MMU включает в себя поддержку виртуальной памяти.

Результаты (русский) 3:

в or1200 дизайн использует Harvard памяти архитектуры и, следовательно, имеет раздельной памятью подразделений (mmus) данные и инструкции, воспоминания.каждый из этих mmus хэш - на 1-way прямым карты буфер ассоциативной трансляции (зст) размер страницы 8 кб и размер по умолчанию 64 позиций.в tlbs индивидуально, с 16 до 256 записей.существует также односторонний прямой карты кэш каждый как для обучения и памяти для памяти.каждый кэш есть стандартный размер 8 Kb, так как в индивидуальном, между 1 и 64 кб.mmu включает поддержку для виртуальной памяти.