Erasing To erase a NOR flash cell (

Erasing To erase a NOR flash cell (resetting it to the «0» state), a large voltage of the opposite polarity is applied between the CG and source terminal, pulling the electrons off the FG through quantum tunneling. Modern NOR flash memory chips are divided into erase segments (often called blocks or sectors). The erase operation can only be performed on a block-wise basis; all the cells in an erase segment must be erased together. Programming of NOR cells, however, can generally be performed one byte or word at a time.
NAND flash NAND flash also uses floating-gate transistors, but they are connected in a way that resembles a NAND gate: several transistors are connected in series, and only if all word lines are pulled high is the bit line pulled low. These groups are then connected via some additional transistors to a NOR-style bit line array in the same way that single transistors are linked in NOR flash. Compared to NOR flash, replacing single transistors with serial-linked groups adds an extra level of addressing. Whereas NOR flash might address memory by page then word, NAND flash might address it by page, word and bit. Bit-level addressing suits bit-serial applications (such as hard disk emulation), which access only 1 bit at a time. Execute-In-Place applications, on the other hand, require every bit in a word to be accessed simultaneously. This requires word-level addressing. In any case, both bit and word addressing modes are possible with either NOR or NAND flash.
17
To read, first the desired group is selected (in the same way that a single transistor is selected from a NOR array). Next, most of the word lines are pulled up above the VT of a programmed bit, while one of them is pulled up to just over the VT of an erased bit. The series group will conduct (and pull the bit line low) if the selected bit has not been programmed. Despite the additional transistors, the reduction in ground wires and bit lines allows a denser layout and greater storage capacity per chip. (The ground wires and bit lines are actually much wider than the lines in the diagrams.) In addition, NAND flash is typically permitted to contain a certain number of faults (NOR flash, as is used for a BIOS ROM, is expected to be fault-free). Manufacturers try to maximize the amount of usable storage by shrinking the size of the transistor below the size where they can be made reliably, to the size where further reductions would increase the number of faults faster than it would increase the total storage available.

Результаты (русский) 1:

Стирание чтобы стереть NOR flash клеток (Сброс в состояние «0»), между CG и исходный терминал, потянув электроны от FG через квантового туннелирования применяется большое напряжение противоположной полярности. Современные и НЕ флэш-память микросхемы делятся на сегменты стирания (часто называемых блоками или секторов). Операция удаления может быть выполнена только на block-wise основе; все ячейки в сегменте стирания должны быть стерты вместе. Программирование NOR клеток, однако, может обычно быть выполняется один байт или слово в то время. NAND flash NAND flash также использует транзисторов с плавающим затвором, но они связаны таким образом, что напоминает ворота NAND: несколько транзисторов связаны в цепи, и только если все строки слова извлекаются высокая линия бит является низким. Эти группы затем подключены через несколько дополнительных транзисторов на NOR-стиль bit линейный массив в так же, как связаны транзисторы с одной, НИ flash. По сравнению с NOR flash, заменяя один транзисторы с серийным, связанных групп добавляет дополнительный уровень адресации. В то время как вспышка может адрес памяти на странице слово, NAND flash может адресовать его на странице, слова и бит. Бит уровень адресации подходит для бит serial приложений (например, Эмуляция жесткого диска), которые доступ только 1 бит в то время. Выполнение в месте приложения, с другой стороны, требуют каждый бит в слове, чтобы быть доступны одновременно. Для этого слова уровня адресации. В любом случае, как и слово, режимы адресации можно с либо или NAND flash. 17Для чтения, сначала нужную группу выбрана (таким же образом, что один транзистор выбран массив НОР). Далее большинство линий слова вытягиваны над VT запрограммированного бит, в то время как один из них вытягиван до чуть более VT стертых бит. Группа рядов будет проводить (и тянуть бит линии низкой) Если выбранный бит не запрограммирован. Несмотря на дополнительные транзисторы уменьшение в заземляющих и бит линий позволяет более плотную структуру и большую емкость на чип. (На самом деле гораздо шире, чем линий в диаграммах провода заземления и разрядные линии.) Кроме того, NAND flash обычно разрешается содержать определенное количество ошибок (NOR flash, как используется для BIOS ROM, как ожидается, будет ошибка бесплатно). Производители пытаются увеличить количество полезной хранения путем уменьшения размера транзистора ниже размера, где они могут быть сделаны надежно, до размера, где дальнейшее сокращение приведет к увеличению числа ошибок быстрее, чем это приведет к увеличению общего хранения.

Результаты (русский) 2:

Стирание Для стирания NOR флэш - ячейку (сбрасывая его на «0» состоянии), большое напряжение противоположной полярности применяется между CG и терминалом истока, притягивая электроны от FG через квантового туннелирования. Современные NOR флэш - микросхемы памяти разделены на сегменты стирают (часто называемые блоками или секторами). Операция стирания может быть выполнена только на поблочно основе; все клетки в сегменте стирают должны быть удалены вместе. Программирование NOR клеток, тем не менее, в общем случае может быть выполнена один байт или слово в то время.
NAND Flash NAND Flash также использует с плавающей затвора транзисторов, но они связаны таким образом , что напоминает логический элемент: несколько транзисторов соединены последовательно, и только тогда , когда все слова линии подтянут это немного линия надвинутой. Эти группы затем соединяются с помощью некоторых дополнительных транзисторов на массив разрядной линии в NOR стиле таким же образом , что отдельные транзисторы соединены в NOR флэш - памяти. По сравнению с NOR флэш, заменив одиночные транзисторы с последовательными связями групп добавляет дополнительный уровень адресации. В то время как NOR флэш может адресовать память постранично , то слово, NAND Flash может адресовать его на странице, слова и бит. Бит уровня адресации Подходит битам приложений (например, эмуляции жесткого диска), что доступ только 1 бит за один раз. Execute-In-Place приложений, с другой стороны, требует каждый бит в слове , чтобы получить доступ одновременно. Это требует на уровне слова адресации. В любом случае, оба битов и слов режимы адресации возможны либо ИЛИ - НЕ или NAND Flash.
17
Для чтения, сначала выбирается нужная группа (таким же образом , что один транзистор выбран из NOR массива). Далее, большинство линий слов подтягивают выше VT запрограммированного бита, в то время как один из них залез только над VT стертого бита. Группа серии будет проводить (и тянуть немного линию к низкому уровню) , если выбранный бит не был запрограммирован. Несмотря на дополнительные транзисторы, снижение провода заземления и линий данных позволяет более плотную компоновку и большую емкость на чип. (Провода заземления и линии данных , на самом деле значительно шире , чем линии на диаграммах.) Кроме того, флэш - память , как правило , разрешается содержать определенное количество ошибок (NOR Flash, поскольку используется для BIOS ROM, как ожидается, будет безотказная). Производители стараются максимально увеличить объем полезного хранения, уменьшая размер транзистора ниже размера , где они могут быть сделаны надежно, до размера , где дальнейшее сокращение приведет к увеличению числа ошибок быстрее , чем это было бы увеличить общую имеющуюся хранение.